English
论文成果

当前位置: 中文主页 >> 科学研究 >> 论文成果

A signal degradation reduction method for memristor ratioed logic (MRL) gates

发布时间：2020-12-30点击次数：

  • 发表刊物：IEICE Electronics Express
  • 备注：SCI
  • 合写作者：Ying Wang,Zhiqiang You,Xiaowei Li
  • 第一作者：Bosheng Liu
  • 通讯作者：Yinhe Han
  • 页面范围：20150062-20150062(SCI)
  • 是否译文：否
  • 发表时间：2015-03-03
  • 收录刊物：SCI

上一条：Addressing the Issue of Processing Element Under-Utilization in General-Purpose Systolic Deep Learning Accelerators

返回顶部
+

刘博生


个人信息

  • 讲师（高校）

    硕士生导师
  • 教师英文名称：Bosheng Liu
  • 教师拼音名称：liubosheng
  • 入职时间：2020-09-01
  • 所在单位：计算机学院
  • 性别：男
  • 联系方式：liubosheng@gdut.edu.cn
  • 职称：讲师（高校）
  • 在职信息：在职
  • 学科：计算机应用技术
    计算机系统结构

其他联系方式

  • 邮箱:

最后更新时间：--

 

访问量：

    • 广东工业大学网络信息与现代教育技术中心电话：020-39323866   版权所有@ 2020-2021保留所有权利  
      粤ICP备05008833号
    Baidu
    map